1
UVM基本模塊:
OOP 進(jìn)階
講解UVM驗(yàn)證平臺(tái)及結(jié)構(gòu)
Objection機(jī)制
2
UVM基本模塊:
數(shù)據(jù)建模transaction
sequence機(jī)制
Factory機(jī)制
Config機(jī)制
3
UVM進(jìn)階:
TLM通信機(jī)制
Callback機(jī)制
Phase機(jī)制
4
UVM進(jìn)階:
Virtual sequence使用
Sequence library
寄存器模型reg_model
前門后門訪問(wèn)機(jī)制
復(fù)雜寄存器模型用法
5
IP項(xiàng)目實(shí)踐:SRAM控制器UVM平臺(tái)搭建:
AHB 協(xié)議簡(jiǎn)介
SRAM 時(shí)序
AHB-SRAM控制器設(shè)計(jì)介紹
講解如何搭建UVM驗(yàn)證平臺(tái)
自動(dòng)生成平臺(tái)腳本講解及使用(perl)
搭建完整UVM驗(yàn)證平臺(tái)
創(chuàng)建test cases進(jìn)行仿真驗(yàn)證
課程總結(jié)和常見(jiàn)UVM面試題分析 |